Información detallada de curso |
Primer semestre 2017
Abr 17, 2024 |
|
 |
||
| Código y Nombre de la Asignatura: IST 4012 - ESTRUCTURA DEL COMPUTADOR I |
|
División Académica:
División de Ingenierías
Departamento Académico: Dpto. Ingeniería de Sistemas IST 7072 Calificación mínima de 3.0 Número de créditos: Intensidad horaria (semanal para nivel pregrado y total para nivel postgrado): 3.000 Horas de Teoría 0.000 Horas de Laboratorio Niveles: Educación Superior Pregrado Tipos de Horario: Teoría En este curso se estudian los conceptos básicos necesarios para comprender el funcionamiento interno del computador, su estructura y programación a bajo nivel, así como algunos métodos para el diseño de estas máquinas. Esta asignatura estudia los conceptos fundamentales requeridos para entender cómo funciona un computador, su estructura y su programación. Los componentes del procesador (memoria, ALU, CU, registros, sistema de interconexión) son estudiados desde el punto de vista lógico, simulados usando VHDL e implementados usando FPGAs. 3. JUSTIFICACION Este curso es de vital importancia por cuanto proporciona las bases necesarias para entender la interrelación Hardware - Software. El conocimiento de la programación a bajo nivel es importante ya que proporciona elementos de juicio para lograr procesos de optimización y sintonización de los sistemas operacionales. 4. OBJETIVOS 4.1 OBJETIVOS GENERALES Diseñar un procesador básico desde el punto de vista lógico partiendo de sus componentes fundamentales, así como un lenguaje ensamblador básico que permita mostrar el uso de dicho procesador. 4.2 OBJETIVOS ESPECIFICOS Diseñar y simular los componentes fundamentales de un procesador: Memoria, Registros, Unidad de Control y Unidad Aritmético-Lógica. Integrar los componentes fundamentales del procesador en un diseño funcional y simularlo para ilustrar su funcionamiento. Diseñar e implementar un conjunto de instrucciones básico de lenguaje ensamblador. 5. OUTCOMES CO1. Explicar la Organización de un procesador. CO2. Diseñar, analizar y simular las Unidades Funcionales de un Sistema Computacional. CO3. Integrar y simular las Unidades Funcionales de un Sistema Computacional, analizar la sinergia entre las partes y la operación sistémica resultante. CO4. Diseñar e implementar un conjunto de instrucciones simple teniendo en cuenta especificaciones de hardware. CO5. Explicar las formas básicas de representación interna de datos. CO6. Explicar los diferentes modos de direccionamiento. CO7. Explicar los conceptos básicos de manejo de interrupciones y de entrada/salida. 6. METODOLOGIA El curso debe llevar al estudiante hacia el conocimiento detallado del funcionamiento de un Computador, de la filosofía del diseño y de la tecnología base, razón por la cual se adopta la siguiente metodología: Presentaciones magistrales por parte del profesor de los temas seleccionados, utilizando las estrategias metodológicas adecuadas para tal efecto. El estudiante desarrollará, con el soporte de publicaciones y software especializados y con la asesoría del profesor, un proyecto de investigación (I+D) en uno de los temas de interés y actualidad relativo al área de estudio en la asignatura. Lecturas dirigidas por parte de grupos de estudiantes sobre temas de actualidad relacionados con la materia con el fin de ser discutidos en clase. 7. MEDIOS Además de los medios tradicionales para el desarrollo de las clases, se utilizarán los siguientes recursos: Las publicaciones especializadas y los medios disponibles en la biblioteca de la Universidad del Norte. Los recursos computacionales con que cuenta la Universidad del Norte y las Redes locales, nacionales e internacionales con las que se encuentra conectada. Los recursos Audiovisuales disponibles en la Universidad del Norte para el ejercicio de la docencia. Herramientas de simulación: Logisim, ModelSim. Plataforma de desarrollo en FPGA: Altera DE2. 8. CONTENIDO Organización del computador Registros y Contadores Transferencias entre registros y Rutas de Datos (Datapaths) Memoria ALU Secuenciación y Control (Algorithmic State Machine – ASM) Arquitectura del Conjunto de Instrucciones (Instruction Set Architecure) Representación de datos a nivel de máquina Modos de direccionamiento Manejo de Interrupciones y Entrada/Salida 9. EVALUACIÓN Evaluación % Fecha Primer Parcial (PAR) 33 Octava semana de clases Proyecto y otras actividades parte 1 (PYO1) 17 Esta parte de la evaluación se tomará en el transcurso del semestre Proyecto y otras actividades parte 2 (PYO2) 17 Esta parte de la evaluación se tomará en el transcurso del semestre Examen Final (EF) 33 Fecha fijada por Registro TOTAL 100 Salidas del Curso (COs) Competencias adquiridas CO1 CO2 CO3 CO4 CO5 CO6 CO7 SOe Dominio Coginitivo Conocimiento PAR EF EF EF Comprensión Aplicación PAR PAR EF Análisis Diseño Evaluación PYO1, PYO2 PYO1, PYO2 PYO1, PYO2 PYO1 10. BIBLIOGRAFIA Texto guía MANO, M. Morris y KIME, Charles R. Fundamentos de Diseño Lógico y de Computadores. Tercera Edición. Pearson – Prentice Hall. 2005. Otras Referencias W. Stallings, Computer Organization and Architecture: Designing for Performance. Prentice Hall, 2006. D. A. Patterson, Computer Organization and Design, Fourth Edition: The Hardware/Software Interface, 4 edition. Burlington, MA: Morgan Kaufmann, 2008. W. Kleitz, Digital Electronics with VHDL, 1 edition. Upper Saddle River, N.J.: Prentice Hall, 2005. W. Wolf, FPGA-Based System Design, 1 edition. Upper Saddle River, NJ: Prentice Hall, 2004. J. O. Hamblen, Rapid Prototyping of Digital Systems: Quartus® II Edition, 2006 edition. New York: Springer, 2005. S. Yalamanchili, VHDL: A Starter’s Guide, 2 edition. Upper Saddle River, NJ: Prentice Hall, 2005. F. P. Carpio, VHDL, lenguaje para síntesis y modelado de circuitos. RA-MA S.A. Editorial y Publicaciones, 2011. Las Bases de Datos disponibles a través de la Biblioteca de la Universidad del Norte con temas afines a esta asignatur |
| Regresar a Anterior | Nueva búsqueda |
|